	09-17-03
O9-17-03 IN THE UNITED STATES PATENT AND TRABEMARK OFFICE	
Applicant(s): Furumiya et al.	
SEP 1 6 2003 00 104	
Application No.: 10/600,104	Group Art Unit: 2811
Filed: 06/20/2003	Gloup Art Ollit. 2011
1 1100: 00/20/2005	Examiner: N/A
Title: Semiconductor Integrated Circuit	
and Method of Manufacturing the	
Same	
Attorney Docket No.: N18347102E	
Commissioner for Patents	
P.O. Box 1450 Alexandria, VA 22313	
Alexandria, VA 22313	
FILING OF CERTIFIED COPY OF FOREIGN APPLICATION	
TO ESTABLISH FOREIGN PRIORITY	
Sir:	
Enclosed herewith please find:	
1) A certified copy of a Japanese Foreign Application corresponding to the above-referenced U.S. application.	
I hereby certify that this is being deposited with the U.S. Postal Service "Express Mail Post Office to Addressee" service under 37 CFR § 1.10 on the date indicated below and is addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313.	Respectfully Submitted,
Date of Deposit:September 16, 2003	By Darryl G. Walker
Express Mail Label No.:EU440525529US	Attorney/Agent for Applicant(s) Reg. No. 43232
Typed/Printed Name:Darryl G. Walker	Date:September 16, 2003
Signature:	Telephone No.: 1-408-289-5314

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月24日

出願番号 Application Number:

特願2002-183471

[ST.10/C]:

[JP2002-183471]

出 願 人
Applicant(s):

NECエレクトロニクス株式会社

2003年 6月19日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

74112688

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H01L 27/04

【発明の名称】

半導体集積回路及びその製造方法

【請求項の数】

19

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

冨留宮 正之

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

山本 良太

【特許出願人】

【識別番号』

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100090158

【弁理士】

【氏名又は名称】

藤巻 正憲

【電話番号】

03-3433-4221

【手数料の表示】

【予納台帳番号】

009782

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】 9715181

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路及びその製造方法

【特許請求の範囲】

【請求項1】 基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て前記インダクタの内部に設けられた第1の金属層と、この第1の金属層上に選択的に設けられた強磁性体層と、この強磁性体層の上面及び側面を覆うように設けられた第2の金属層と、を有し、前記第1の金属層の下面は前記インダクタの下面と同一高さ又はそれよりも低く、前記第2の金属層の上面は前記インダクタの上面と同一高さ又はそれよりも高く、前記強磁性体層の下面は前記インダクタの上面よりも低く、前記インダクタの上面は前記インダクタの下面よりも高いことを特徴とする半導体集積回路。

【請求項2】 前記基板の表面に垂直な方向から見て、前記強磁性体層が複数の部分に分割されていることを特徴とする請求項1に記載の半導体集積回路。

【請求項3】 前記基板上に多層配線層が設けられており、前記インダクタ 並びに前記第1の金属層、強磁性体層及び第2の金属層からなる積層膜は、前記 多層配線層の最上層に形成されていることを特徴とする請求項1又は2に記載の 半導体集積回路。

【請求項4】 前記インダクタ、前記第1の金属層及び前記第2の金属層が 銅又はアルミニウムにより形成されていることを特徴とする請求項1乃至3のい ずれか1項に記載の半導体集積回路。

【請求項5】 基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て、前記インダクタと重ならずに前記インダクタを囲むように設けられた強磁性体層と、を有することを特徴とする半導体集積回路。

【請求項6】 前記強磁性体層が前記インダクタの周回方向において断続的 に配置されていることを特徴とする請求項5に記載の半導体集積回路。

【請求項7】 前記基板上に多層配線層が設けられており、前記強磁性体層は、前記インダクタと同層又は前記インダクタが形成されている層に隣接する層に形成されていることを特徴とする請求項5又は6に記載の半導体集積回路。

【請求項8】 基板上に設けられたインダクタと、前記インダクタの上方又

は下方に配置された複数の短冊状の強磁性体層と、を有し、前記基板の表面に垂直な方向から見て、前記複数の短冊状の強磁性体層はその長手方向が前記インダクタの中心から周囲に向かう方向に沿うように放射状に配置されていることを特徴とする半導体集積回路。

【請求項9】 前記基板上に多層配線層が設けられており、前記強磁性体層は、前記インダクタが形成されている層に隣接する層に形成されていることを特徴とする請求項8に記載の半導体集積回路。

【請求項10】 基板上に設けられたインダクタと、このインダクタを覆うように設けられた絶縁体層と、この絶縁体層上における前記インダクタの内部の直上域を含む領域に設けられた強磁性体層と、前記強磁性層を形成する材料からなり前記絶縁体層上における前記インダクタの直上域から外れた領域に前記強磁性体層と同層に設けられたパッドと、を有することを特徴とする半導体集積回路

【請求項11】 前記基板の表面に垂直な方向から見て、前記強磁性体層が 前記インダクタを覆うように設けられていることを特徴とする請求項10に記載 の半導体集積回路。

【請求項12】 前記基板上に多層配線層が設けられており、前記強磁性体層及びパッドは、前記多層配線層の最上層に形成されていることを特徴とする請求項10又は11に記載の半導体集積回路。

【請求項13】 前記インダクタがスパイラルインダクタであることを特徴とする請求項1乃至12のいずれか1項に記載の半導体集積回路。

【請求項14】 前記強磁性体層がニッケルにより形成されていることを特徴とする請求項1乃至13のいずれか1項に記載の半導体集積回路。

【請求項15】 前記インダクタが銅又はアルミニウムにより形成されていることを特徴とする請求項5乃至14のいずれか1項に記載の半導体集積回路。

【請求項16】 基板上に第1の金属層を形成する工程と、この第1の金属層上に選択的に強磁性体層を形成する工程と、この選択的に形成された強磁性体層を覆うように第2の金属層を形成する工程と、前記第1及び第2の金属層を選択的に除去してパターニングし、前記第1の金属層、前記強磁性体層及び前記第

2の金属層が積層されてなる積層膜を形成すると共にこの積層膜と同層でありこの積層膜を囲むように配置されたインダクタを形成する工程と、を有することを 特徴とする半導体集積回路の製造方法。

【請求項17】 前記第1の金属層を形成する工程の前に、前記基板の表面における前記積層膜を形成する予定の領域にその深さが前記第1の金属層と前記強磁性体層の合計膜厚よりも小さい凹部を形成する工程を有することを特徴とする請求項16に記載の半導体集積回路の製造方法。

【請求項18】 基板上にインダクタを形成する工程と、このインダクタを 覆うように絶縁体層を形成する工程と、この絶縁体層上に強磁性体からなる膜を 形成する工程と、この膜を選択的に除去してパターニングし、前記絶縁体層上に おける前記インダクタの内部の直上域を含む領域に強磁性体層を形成すると共に 前記絶縁体層上における前記インダクタの直上域から外れた領域にパッドを形成 する工程と、を有することを特徴とする半導体集積回路の製造方法。

【請求項19】 前記強磁性体層をニッケルにより形成することを特徴とする請求項16万至18のいずれか1項に記載の半導体集積回路の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はインダクタを備えた半導体集積回路及びその製造方法に関し、特に、インダクタのインダクタンス及びQ値の向上を図った半導体集積回路及びその製造方法に関する。

[0002]

【従来の技術】

図14は従来の半導体集積回路を示す平面図であり、図15は図14に示すE-E線による断面図である。図14及び図15に示すように、この従来の半導体集積回路においては、半導体基板(図示せず)上に多層配線層101が設けられており、この多層配線層101の最上層102に、スパイラルインダクタであるインダクタ103が設けられている。即ち、多層配線層101中に設けられたSiO2からなる絶縁層104上に、1本の配線が渦巻状に配置されたインダクタ

103が設けられており、このインダクタ103を覆うように SiO_2 からなる絶縁層105が設けられている。そして、絶縁層105上にはポリイミドからなる絶縁層106が設けられている。なお、図14においては、絶縁層105及び106は図示を省略されている。

[0003]

そして、インダクタ103を構成する配線は、銅又はアルミニウムからなる配線本体層107の上面及び下面に、TiW層108が被覆されて形成されている。このように、インダクタ103を多層配線層101の最上層102に設ける理由は、インダクタ103と半導体基板との間の寄生容量を可及的に少なくすると共に、インダクタ103の配線の厚さを可及的に厚くして直列抵抗を下げ、インダクタ103のQ値を向上させるためである。

[0004]

しかしながら、この従来の半導体集積回路においては、以下に示す問題点がある。インダクタ103を多層配線層101の最上層102に配置しても、最上層102の厚さは最大で10μm程度であるため、インダクタ103の厚さは数μmが上限である。このため、インダクタンスの損失が大きく、Q値が5乃至10程度と低かった。また、例えば10nHのインダクタンスを得るためには、インダクタ103の大きさを、一辺の長さが200乃至300μmの正方形のスパイラル(渦巻)とする必要があり、インダクタ103の占有面積が極めて大きくなった。これにより、半導体集積回路の微細化が阻害されていた。

[0005]

そこで、実開平3-28758号公報には、インダクタの上層に強磁性体層を設ける技術が開示されている。実開平3-28758号公報において、この強磁性体層は、配線がなす渦巻の内部に相当する領域の直上域に設けられている。また、実開平4-63653号公報には、インダクタの上方又は下方に、強磁性体層を設ける技術が開示されている。実開平4-63653号公報においては、基板の表面に垂直な方向から見て、強磁性体層はインダクタを覆うように設けられている。更に、特開昭61-161767号公報にも、インダクタの上方に強磁性体層を設ける技術が開示されている。特開昭61-161767号公報には、

強磁性体層を設けることにより、インダクタのインダクタンスが増大すると記載 されている。

[0006]

【発明が解決しようとする課題】

しかしながら、上述の従来の技術には以下に示すような問題点がある。実開平 3-28758号公報、実開平4-63653号公報及び特開昭61-161767号公報に記載されている半導体集積回路においても、インダクタのインダクタンス及びQ値の大きさが不十分であり、所定のインダクタンスを得るためには大きな面積のインダクタを必要とする。この結果、半導体集積回路の微細化を十分に図ることができない。

[0007]

本発明はかかる問題点に鑑みてなされたものであって、インダクタのインダクタンス及びQ値が高く、小型化が可能な半導体集積回路及びその製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本発明に係る半導体集積回路は、基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て前記インダクタの内部に設けられた第1の金属層と、この第1の金属層上に選択的に設けられた強磁性体層と、この強磁性体層の上面及び側面を覆うように設けられた第2の金属層と、を有し、前記第1の金属層の下面は前記インダクタの下面と同一高さ又はそれよりも低く、前記第2の金属層の上面は前記インダクタの上面と同一高さ又はそれよりも高く、前記強磁性体層の下面は前記インダクタの上面よりも低く、前記インダクタの上面は前記インダクタの下面よりも高いことを特徴とする。

[0009]

本発明においては、インダクタの内部に、第1の金属層、強磁性体層及び第2の金属層からなる積層膜を設けている。そして、強磁性体層がインダクタの磁芯として作用し、インダクタのインダクタンス及びQ値を向上させることができる。また、強磁性体層を第1及び第2の金属層で被覆することにより、強磁性体層

を形成する材料が半導体集積回路内の他の領域に拡散することを防止すると共に、この材料が半導体集積回路の製造装置を汚染することを防止できる。更に、強磁性体層の下面をインダクタの上面よりも低くし、強磁性体層の上面をインダクタの下面よりも高くすることにより、強磁性体層の少なくとも一部がインダクタと同層になり、インダクタのインダクタンス及びQ値をより一層向上させることができる。更にまた、積層膜の下面、即ち第1の金属層の下面が、インダクタの下面と同一高さ又はそれよりも低く、積層膜の上面、即ち第2の金属層の上面が、インダクタの上面と同一高さ又はそれよりも高いため、積層膜の上面及び下面とインダクタとの間に寄生容量が発生せず、インダクタのインダクタンス及びQ値をより一層向上させることができる。

[0010]

また、本発明に係る半導体集積回路においては、基板の表面に垂直な方向から見て、前記強磁性体層が複数の部分に分割されていてもよい。これにより、強磁性体層内に渦電流が流れることを抑制でき、渦電流によるインダクタンスの損失を抑制することができる。

[0011]

本発明に係る他の半導体集積回路は、基板上に設けられたインダクタと、前記 基板の表面に垂直な方向から見て、前記インダクタと重ならずに前記インダクタ を囲むように設けられた強磁性体層と、を有することを特徴とする。

[0012]

本発明においては、強磁性体層をインダクタの内部又は直上域若しくは直下域ではなく、インダクタを囲むように設けることにより、強磁性体層とインダクタとの間の容量を低減すると共に、強磁性体層内に渦電流が流れることを抑制している。これにより、インダクタンスの損失を低減することができる。なお、強磁性体層はインダクタが発生させる磁力線の経路に配置されていればよいため、強磁性体層がインダクタの周囲に設けられていても、内部に設けられている場合と比較して、強磁性体によるインダクタンス向上効果がそれほど損なわれることはない。

[0013]

また、前記強磁性体層が前記インダクタの周回方向において断続的に配置されていることが好ましい。これにより、インダクタの周囲を周回する強磁性体層内の渦電流の発生を防止し、Q値の低減をより一層抑制することができる。

[0014]

本発明に係る更に他の半導体集積回路は、基板上に設けられたインダクタと、前記インダクタの上方又は下方に配置された複数の短冊状の強磁性体層と、を有し、前記基板の表面に垂直な方向から見て、前記複数の短冊状の強磁性体層はその長手方向が前記インダクタの中心から周囲に向かう方向に沿うように放射状に配置されていることを特徴とする。

[0015]

本発明においては、複数の短冊状の強磁性体層を放射状に配置することにより、強磁性体層とインダクタとの間の容量を低減すると共に、強磁性体層内に渦電流が流れることを抑制することができる。

[0016]

本発明に係る更に他の半導体集積回路は、基板上に設けられたインダクタと、このインダクタを覆うように設けられた絶縁体層と、この絶縁体層上における前記インダクタの内部の直上域を含む領域に設けられた強磁性体層と、前記強磁性層を形成する材料からなり前記絶縁体層上における前記インダクタの直上域から外れた領域に前記強磁性体層と同層に設けられたパッドと、を有することを特徴とする。

[0017]

本発明においては、強磁性体層がインダクタの磁芯となっている。これにより、インダクタのインダクタンス及びQ値を向上させることができる。また、強磁性体層をパッドと同層且つ同材料により形成することにより、この強磁性体層とパッドとを同一工程にて形成することができ、強磁性体層を形成するための特別な工程が不要になる。これにより、半導体集積回路の製造が容易になり、製造コストを低減することができる。

[0018]

また、前記基板の表面に垂直な方向から見て、前記強磁性体層が前記インダク

タを覆うように設けられていてもよい。これにより、インダクタが小さい場合に おいても、十分な大きさの強磁性体層を設けることができる。

[0019]

本発明に係る半導体集積回路の製造方法は、基板上に第1の金属層を形成する工程と、この第1の金属層上に選択的に強磁性体層を形成する工程と、この選択的に形成された強磁性体層を覆うように第2の金属層を形成する工程と、前記第1及び第2の金属層を選択的に除去してパターニングし、前記第1の金属層、前記強磁性体層及び前記第2の金属層が積層されてなる積層膜を形成すると共にこの積層膜と同層でありこの積層膜を囲むように配置されたインダクタを形成する工程と、を有することを特徴とする。

[0020]

また、本発明に係る半導体集積回路の製造方法は、前記第1の金属層を形成する工程の前に、前記基板の表面における前記積層膜を形成する予定の領域にその深さが前記第1の金属層と前記強磁性体層の合計膜厚よりも小さい凹部を形成する工程を有していてもよい。

[0021]

本発明に係る他の半導体集積回路の製造方法は、基板上にインダクタを形成する工程と、このインダクタを覆うように絶縁体層を形成する工程と、この絶縁体層上に強磁性体からなる膜を形成する工程と、この膜を選択的に除去してパターニングし、前記絶縁体層上における前記インダクタの内部の直上域を含む領域に強磁性体層を形成すると共に前記絶縁体層上における前記インダクタの直上域から外れた領域にパッドを形成する工程と、を有することを特徴とする。

[0022]

【発明の実施の形態】

以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施例について説明する。図1は本実施例に係る半導体集積回路を示す平面図であり、図2(a)は図1に示すA-A線による断面図であり、

(b) は図1に示すB-B線による断面図である。

[0023]

図1並びに図2(a)及び(b)に示すように、本実施例の半導体集積回路においては、半導体基板(図示せず)上に多層配線層1が設けられている。多層配線層1は複数の層が積層されて形成されており、この多層配線層1の最上層である絶縁層2上に、スパイラルインダクタであるインダクタ3が設けられている。インダクタ3は1本の配線3 aがスパイラル状(渦巻状)に配置されて形成されている。絶縁層2の膜厚は例えば1.5μmであり、インダクタ3の外形は例えば一辺の長さが100μmの正方形であり、内形は例えば一辺の長さが40乃至60μmの正方形であり、配線3 aの幅は例えば5乃至10μmであり、インダクタ3の巻き数は例えば3である。なお、図2(a)においては、便宜上、配線3 aは片側2本ずつしか示していない。また、絶縁層2の下方には絶縁層4が設けられている。絶縁層2及び4は例えば5iO2により形成されている。

[0024]

また、絶縁層2におけるインダクタ3から離れた領域には配線5が埋め込まれており、絶縁層2における配線5の上方に相当する部分には、ビア6が形成されている。配線3aの一端は、インダクタ3の外側からこのビア6まで引き出され、ビア6を介して配線5に接続されている。また、絶縁層2におけるインダクタ3内の領域にはビア7が形成されており、配線3aの他端はこのビア7を介して、インダクタ3よりも下層に配置された配線8に接続されている。即ち、配線5、ビア6、配線3aにおける渦巻の外側、配線3aにおける渦巻の内側、ビア7及び配線8がこの順に接続されている。

[0025]

配線3a、5及び8は、下層側から順に、TiW層9、Cu 層10、Cu 層1 1及びTiW 層12が積層されて形成されている。TiW 層9及び12の膜厚は例えば0.05乃至0.1 μ mであり、Cu 層10及び11の膜厚は例えば0.2乃至0.4 μ mであり、配線3a、5及び8の膜厚は例えば0.5乃至1.0 μ mである。なお、Cu 層10及び11は配線本体層17を形成している。また、TiW 層9及び12は配線本体層17のバリアメタルであり、TiW 層9はCu U 個と SiO_2 からなる絶縁層2との間の密着性を向上させる機能がある。

[0026]

更に、絶縁層2上におけるインダクタ3の内部領域、即ち、配線3aがなす渦巻の内部(以下、内部領域13という)には、積層膜14が設けられている。内部領域13は例えば一辺の長さが40乃至60μmの正方形の領域であり、積層膜14の形状は、例えば一辺の長さが30乃至50μmの正方形である。積層膜14の下面及び配線3aの下面は同一平面上にあり、絶縁層2の上面に接している。この積層膜14においては、下層側から順に、TiW層9及びCu層10が設けられている。そして、Cu層10上における中央部には、Niからなる強磁性体層15が設けられており、この強磁性体層15の側面及び上面を覆うように、Cu層11及びTiW層12が設けられている。強磁性体層15の膜厚は例えば3乃至5μmである。

[0027]

このため、強磁性体層15の下面は配線層3aの上面よりも低くなっており、 強磁性体層15の上面は配線層3aの下面よりも高くなっている。従って、強磁 性体層15の下部は配線層3aと同層となっている。また、強磁性体層15の上 面は配線層3aの上面よりも高くなっており、従って、積層膜14の上面は配線 層3aの上面よりも高くなっている。

[0028]

更にまた、インダクタ3及び積層膜14を覆うように、例えばポリイミドからなる絶縁層16が設けられている。なお、図1においては、絶縁層16は図示を省略されている。なお、半導体基板(図示せず)の表面には、トランジスタ等の素子が形成されていてもよい。

[0029]

なお、本実施例においては、渦巻状の配線の巻き数が3である例を示したが、本発明はこれに限定されず、4以上又は2以下であってもよく、1以下であってもよい。また、渦巻の形状は正方形に限定されず、例えば、正方形以外の多角形又は円形であってもよい。更に、上述の各部の寸法は一例であり、本発明はこれに限定されない。更にまた、強磁性体層はNi以外の強磁性体、例えばCoにより形成されていてもよく、配線はCu以外の導電性材料、例えばA1により形成されていてもよい。更にまた、絶縁膜2はSiONにより形成されていてもよい

[0030]

次に、本実施例に係る半導体集積回路の製造方法について説明する。図3(a)乃至(e)は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図であり、図2(a)の一部に相当する部分を示す。先ず、図3(a)に示すように、半導体基板上に多層配線層1(図2(a)参照)を形成する。このとき、多層配線層1の最上層をなす絶縁層2の内部に、配線5(図2(b)参照)及び配線8(図1参照)を埋め込み、絶縁層2における配線5及び8の直上域に、エッチングにより夫々ビア6及び7(図1参照)を形成する。このとき、配線5及び8が、夫々ビア6及び7を形成する際のエッチングストッパ層となる。そして、絶縁膜2上の全面に、スパッタリング法によりTiW層9を形成する。次に、電気めっき法により、TiW層9上にCu層10を形成する。

[0031]

次に、図3(b)に示すように、Cu層10上にレジスト18を形成し、このレジスト18における後の工程において強磁性体層15を形成する予定の領域に、開口部18aを形成する。開口部18aにおいてはCu層10が露出している

[0032]

次に、図3 (c)に示すように、レジスト18をマスクとして、Niの電気めっきを行い、Cu層10上における開口部18aに相当する領域にNiからなる強磁性体層15を形成する。

[0033]

次に、図3(d)に示すように、レジスト18を除去し、Cu層10及び強磁性体層15上にCu層11を形成する。そして、このCu層11上にTiW層12を形成する。

[0034]

次に、図3(e)に示すように、TiW層12上にレジスト(図示せず)を形成し、このレジストをマスクとして、TiW層9、Cu層10、Cu層11及びTiW層12をウエットエッチングして選択的に除去してパターニングする。C

u層10及び11のウエットエッチングは硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、TiW層9及び12のウエットエッチングは過酸化水素水により行うことができる。

[0035]

これにより、半導体基板の表面に垂直な方向、即ち、絶縁層2の表面に垂直な方向から見て、正方形状となる積層膜14と、この積層膜14の周囲に渦巻状に配置され、ビア6及び7により夫々配線5及び8に接続された配線3aとを形成する。積層膜14はTiW層9、Cu層10、強磁性体層15、Cu層11及びTiW層12が積層されて構成されており、配線3aはTiW層9、Cu層10、Cu層11及びTiW層12が積層されて構成されておる。そして、絶縁層2上の全面に、積層膜14及び配線3aを埋め込むように、ポリイミドからなる絶縁層16を形成する。これにより、本実施例に係る半導体集積回路を製造することができる。

[0036]

本実施例においては、配線3 a を渦巻状に配置することにより、スパイラルインダクタであるインダクタ3が形成されている。そして、このインダクタ3の内部領域13に設けられた強磁性体層15が、インダクタ3の磁芯として作用し、インダクタ3のインダクタンス及びQ値を向上させることができる。実際に実験した結果、図1に示す本実施例の半導体集積回路は、図14に示す従来の半導体集積回路と比較して、Q値が約2倍になった。

[0037]

また、強磁性体層15をCu層9及び10で被覆することにより、強磁性体層15を形成するNiが半導体集積回路内の他の領域に拡散することがなく、また、半導体集積回路の製造工程において、製造装置を汚染することがない。

[0038]

更に、強磁性体層15の下部は配線層3aと同層となっているため、インダクタ3のインダクタンス及びQ値をより一層向上させることができる。更にまた、 積層膜14の下面が配線3aの下面と同一平面にあり、積層膜14の上面が配線 層3aの上面よりも高くなっているため、積層膜14の上面及び下面と配線3a との間に寄生容量が発生せず、インダクタ3のインダクタンス及びQ値をより一層向上させることができる。

[0039]

次に、前述の第1の実施例の変形例について説明する。本変形例に係る半導体集積回路を示す平面図は図1と同様な図である。また、図4(a)及び(b)は本変形例に係る半導体集積回路を示す断面図であり、(a)は図1に示すA-A線による断面図に相当し、(b)は図1に示すB-B線による断面図に相当する。図4(a)及び(b)に示すように、本変形例においては、絶縁層2における積層膜14の直下域に金属層19が設けられており、絶縁層2における金属層19の直上域に開口部2aが形成されている。そして、この開口部2aに、絶縁膜14の下部が埋め込まれている。金属層19は配線5と同層であり、同じ材料により形成されている。金属層19は配線5と同時に形成され、開口部2aは、ビア6及び7と同時に形成される。開口部2aの形成に際しては、金属層19がエッチングストッパ層となる。本変形例における上記以外の構成及び製造方法は、前述の第1の実施例と同様である。

[0040]

本変形例においては、前述の第1の実施例と比較して、積層膜14を配線3 a に対して相対的に低くすることができるため、強磁性体層15における配線3 a と同層となる部分が拡大する。これにより、インダクタ3のインダクタンス及びQ値をより一層向上させることができる。

[0041]

次に、本発明の第2の実施例について説明する。図5は、本実施例に係る半導体集積 体集積回路を示す平面図である。図5に示すように、本実施例に係る半導体集積 回路においては、前述の第1の実施例と比較して、積層膜14が複数の部分14 a から構成されている。絶縁層2の表面に垂直な方向から見て、部分14 a は例 えば1辺の長さが5乃至10μmの矩形であり、インダクタ3の内部領域13に 例えばマトリクス状に配列されている。本実施例における上記以外の構成は前述の第1の実施例と同様である。

[0042]

本実施例においては、前述の第1の実施例と比較して、積層膜14が複数の部分14aに分割されているため、積層膜14と配線3aとの間の容量を低減できると共に、積層膜14内に渦電流が発生することを抑制できる。これにより、インダクタ3のインダクタンス及びQ値がより一層向上する。

[0043]

次に、本発明の第3の実施例について説明する。図6は、本実施例に係る半導体集積体集積回路を示す平面図である。図6に示すように、本実施例に係る半導体集積回路においては、前述の第1の実施例と比較して、インダクタ3が絶縁層2内に埋め込まれている。従って、絶縁層2にビア6(図1参照)は形成されておらず、配線3aは配線5(図1参照)に同層で接続されている。また、インダクタ3の内部領域13には積層膜が設けられておらず、絶縁層2上におけるインダクタ3の周囲に相当する領域に、インダクタ3の直上域を囲むように積層膜14が環状に設けられている。本実施例における上記以外の構成は前述の第1の実施例と同様である。なお、本実施例においては、積層膜14はインダクタ3の上方に設けられているが、積層膜14をインダクタ3の下方に配置してもよい。

[0044]

本実施例においては、前述の第1の実施例と比較して、積層膜14がインダクタ3の周囲に設けられているため、積層膜14と配線3aとの間の容量を低減すると共に、積層膜14内に渦電流が流れることを抑制することができる。これにより、インダクタンスの損失を低減することができる。なお、強磁性体層15はインダクタ3が発生させる磁力線の経路に配置されていればよいため、強磁性体層15がインダクタ3の周囲に設けられていても、内部領域13に設けられている場合と比較して、強磁性体によるインダクタンスの向上効果が損なわれることはない。

[0045]

次に、本発明の第4の実施例について説明する。図7は、本実施例に係る半導体集積回路を示す平面図である。図7に示すように、本実施例に係る半導体集積回路においては、前述の第3の実施例と比較して、積層膜14の一部が除去されて断絶部14bが形成されている。また、本実施例においては、インダクタ3を

絶縁層2内ではなく、前述の第1の実施例と同様に絶縁層2上に形成し、インダクタ3における渦巻の外側から引き出された配線3 a が、断絶部14 b を通過するようにしてもよい。本実施例における上記以外の構成は前述の第1の実施例と同様である。

[0046]

本実施例においては、前述の第3の実施例と比較して、積層膜14に断絶部14bが形成されているため、積層膜14を周回するような渦電流が発生することがない。このため、渦電流による損失をより一層低減し、Q値を向上させることができる。

[0047]

次に、本発明の第5の実施例について説明する。図8は、本実施例に係る半導体集積回路を示す平面図である。図8に示すように、本実施例に係る半導体集積回路においては、前述の第3の実施例と同様に、インダクタ3が絶縁層2内に埋め込まれている。また、インダクタ3の内部領域13には積層膜が設けられておらず、絶縁層2上におけるインダクタ3及びその周囲の領域の直上域に相当する領域に、複数の矩形部分14cからなる積層膜14が設けられている。積層膜14の矩形部分14cの幅は例えば10μmである。また、絶縁層2の表面に垂直な方向から見て、矩形部分14cはその長手方向が渦巻形のインダクタ3の中心から周囲に向かう方向に沿うように放射状に配置されている本実施例における上記以外の構成は前述の第1の実施例と同様である。なお、本実施例においては、積層膜14はインダクタ3の上方に設けられているが、積層膜14をインダクタ3の下方に配置してもよい。

[0048]

本実施例においては、前述の第1の実施例と比較して、積層膜14を複数の矩形部分14cに分割しているため、積層膜14と配線3aとの間の容量を低減すると共に、積層膜14がインダクタ3の周回方向において断続的に配置されているため、積層膜14内に渦電流が流れることを抑制することができる。これにより、インダクタンスの損失を低減することができる。

[0049]

次に、本発明の第6の実施例について説明する。図9は本実施例に係る半導体集積回路を示す平面図であり、図10は図9に示すCーC線による断面図である。図9及び図10に示すように、本実施例の半導体集積回路においては、半導体基板(図示せず)上に多層配線層1が設けられている。多層配線層1は複数の層が積層されて形成されており、この多層配線層1の最上層である絶縁層2内に、スパイラルインダクタであるインダクタ3が設けられている。インダクタ3は1本の配線3aがスパイラル状(渦巻状)に配置されて形成されており、配線3aはTiW層22、Cu層23及びTiW層24がこの順に積層されて形成されている。前述の第1の実施例と同様に、インダクタ3の巻き数は例えば3であるが、図10においては、便宜上、配線3aは片側2本ずつしか示していない。

[0050]

また、絶縁層2上におけるインダクタ3の内部領域13の直上域に相当する領域には、積層膜14が設けられている。積層膜14の構成は前述の第1の実施例と同様である。

[0051]

更に、絶縁層2上におけるインダクタ3の形成領域から外れた領域には、パッド21が形成されている。パッド21は、例えば、フリップチップのバンプが形成されるものである。絶縁層2の表面に垂直な方向から見て、パッド21の形状は例えば八角形であり、その外径は例えば100μmである。パッド21は、積層膜14と同様に、TiW層9及びCu層10が積層され、Cu層10上の中央部分にNiからなる強磁性体層15が積層され、強磁性体層15の上面及び側面を覆うように、Cu層11及びTiW層12が積層されて形成されている。即ち、パッド21は積層膜14と同層に形成されている。

[0052]

次に、本実施例に係る半導体集積回路の製造方法について説明する。図11(a)乃至(e)は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図である。先ず、図10(a)に示すように、半導体基板上に多層配線層1を形成する。このとき、SiO₂からなる絶縁層4上に、TiW層22、Cu層23及びTiW層24をこの順に積層し、これらの積層膜をパターニングして、

渦巻状の配線3aを形成する。即ち、配線3aはTiW層22、Cu層23及びTiW層24がこの順に積層されて形成されている。これにより、スパイラルインダクタであるインダクタ3が形成される。次に、絶縁層4上にSiO₂からなる絶縁層2を形成し、インダクタ3を埋め込む。

[0053]

次に、図11(a)に示すように、絶縁膜2上の全面に、スパッタリング法によりTiW層9を形成する。次に、電気めっき法により、TiW層9上にCu層10を形成する。

[0054]

次に、図11(b)に示すように、Cu層10上にレジスト25を形成し、このレジスト25に開口部25a及び25bを形成する。開口部25aは、後の工程において積層膜14の強磁性体層15を形成する予定の領域に相当し、開口部25bは、後の工程においてパッド21の強磁性体層15を形成する予定の領域に相当する。開口部25a及び25bにおいてはCu層10が露出している。

[0055]

次に、図11(c)に示すように、レジスト25をマスクとして、Niの電気 めっきを行い、Cu層10上における開口部25a及び25bに相当する領域に Niからなる強磁性体層15を形成する。

[0056]

次に、図11(d)に示すように、レジスト25を除去し、Cu層10及び強磁性体層15上にCu層11を形成する。そして、このCu層11上にTiW層12を形成する。

[0057]

次に、図11(e)に示すように、TiW層12上にレジスト(図示せず)を 形成し、このレジストをマスクとして、TiW層12、Cu層11、Cu層10 及びTiW層9をウエットエッチングすることにより、選択的に除去してパター ニングする。Cu層10及び11のウエットエッチングは硫酸と過酸化水素との 混合液である硫酸過水を使用すればよく、TiW層9及び12のウエットエッチ ングは過酸化水素水により行うことができる。 [0058]

これにより、図9に示すように、絶縁層2の表面に垂直な方向から見て、正方形状となる積層膜14と、この積層膜14の形成領域から外れた領域に、八角形状となるパッド21とを形成する。積層膜14及びパッド21は、TiW層9、Cu層10、強磁性体層15、Cu層11及びTiW層12が積層されて構成されている。そして、絶縁層2上の全面に、積層膜14及びパッド21を埋め込むように、ポリイミドからなる絶縁層16(図10参照)を形成する。これにより、本実施例に係る半導体集積回路を製造することができる。本実施例における上記以外の構成及び製造方法は、前述の第1の実施例と同様である。

[0059]

本実施例においては、配線3aを渦巻状に配置することにより、スパイラルインダクタであるインダクタ3を形成することができる。そして、このインダクタ3の内部領域13に設けられた強磁性体層15が、インダクタ3の磁芯として作用し、インダクタ3のインダクタンス及びQ値を向上させる。

[0060]

また、積層膜14を、パッド21と同層且つ同材料により形成することにより、この積層膜14とパッド21とを同一工程にて形成することができる。このため、積層膜14を形成するための特別な工程が不要になる。これにより、半導体集積回路の製造が容易になり、製造コストを低減することができる。

[0061]

次に、本発明の第7の実施例について説明する。図12は、本実施例に係る半導体集積回路を示す平面図であり、図13は図12に示すD-D線による断面図である。図12及び図13に示すように、本実施例に係る半導体集積回路は、前述の第6の実施例に係る半導体集積回路と比較して、積層膜14がインダクタ3の内部領域13の直上域のみならず、インダクタ3の直上域全体に形成されている点が異なっている。即ち、絶縁層2の表面に垂直な方向から見て、積層膜14はインダクタ3を覆うように形成されている。本実施例における上記以外の構成及び製造方法は、前述の第6の実施例と同様である。

[0062]

本実施例においては、インダクタ3を小型化した場合においても、十分な大きさの強磁性体層15を設けることができる。また、積層膜14を設けないと、表皮効果によりインダクタ3の半導体基板側の表面、即ち、下面に電流が集中して流れてしまい、インダクタ3の抵抗値が大きくなる。これに対して、本実施例においては、インダクタ3の直上域全体に積層膜14が形成されているため、インダクタ3の上面にも電流が流れるようになり、インダクタ3の抵抗値が低下する。これにより、インダクタ3のQ値がより一層向上する。

[0063]

【発明の効果】

以上詳述したように、本発明によれば、強磁性体層の下面を配線の上面よりも低くし、強磁性体層の上面を配線の下面よりも高くすることにより、強磁性体層の少なくとも一部が配線と同層になり、スパイラルインダクタのインダクタンス及びQ値をより一層向上させることができる。また、積層膜の下面を配線の下面以下の位置とし、積層膜の上面を配線の上面以上の位置とすることにより、積層膜の上面及び下面と配線との間に寄生容量が発生せず、スパイラルインダクタのインダクタンス及びQ値をより一層向上させることができる。これにより、インダクタのインダクタンス及びQ値が高く、小型化が可能な半導体集積回路を得ることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施例に係る半導体集積回路を示す平面図である。

【図2】

(a) は図1に示すA-A線による断面図であり、(b) は図1に示すB-B線による断面図である。

【図3】

(a) 乃至(e) は、本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図であり、図2(a)の一部に相当する部分を示す。

【図4】

(a) 及び(b) は本発明の第1の実施例の変形例に係る半導体集積回路を示

す断面図であり、(a)は図1に示すA-A線による断面図に相当し、(b)は図1に示すB-B線による断面図に相当する。

【図5】

本発明の第2の実施例に係る半導体集積回路を示す平面図である。

【図6】

本発明の第3の実施例に係る半導体集積回路を示す平面図である。

【図7】

本発明の第4の実施例に係る半導体集積回路を示す平面図である。

【図8】

本発明の第5の実施例に係る半導体集積回路を示す平面図である。

【図9】

本発明の第6の実施例に係る半導体集積回路を示す平面図である。

【図10】

図9に示すC-C線による断面図である

【図11】

(a) 乃至(e) は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図である。

【図12】

本発明の第7の実施例に係る半導体集積回路を示す平面図である。

【図13】

図12に示すD-D線による断面図である

【図14】

従来の半導体集積回路を示す平面図である。

【図15】

図14に示すE-E線による断面図である。

【符号の説明】

1;多層配線層

2、4; 絶縁層


2 a;開口部

- 3;インダクタ
- 3 a、5、8;配線
- 6、7;ビア
- 9、12;TiW層
- 10、11;Cu層
- 13;内部領域
- 14;積層膜
- 14 a;部分
- 14b;断絶部
- 14c;矩形部分
- 15;強磁性体層
- 16; 絶縁層
- 17;配線本体層
- 18; レジスト
- 18a;開口部
- 19;金属層
- 21;パッド
- 22、24; TiW層
- 23;Cu層
- 25; レジスト
- 25a、25b; 開口部
- 101;多層配線層
- 102;最上層
- 103;インダクタ
- 104、105、106; 絶縁層
- 107;配線本体層
- 108;TiW層

【書類名】

図面

【図1】



3;インダクタ


2;絶縁層 3a、5、8;配線 6、7;ビア

13;內部領域


14;積層膜

15;強磁性体層


【図2】




【図3】



【図4】




【図5】




14a; 部分


【図6】



【図7】




【図8】




14c;矩形部分


【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】

要約書

【要約】

【課題】 インダクタのインダクタンス及びQ値が高く、小型化が可能な半 導体集積回路及びその製造方法を提供する。

【解決手段】 半導体基板上に多層配線層1を設け、多層配線層1の絶縁層2上にインダクタ3を設ける。インダクタ3は1本の配線3aを渦巻状に配置して形成する。また、絶縁層2上におけるインダクタ3の内部領域13に積層膜14を設ける。積層膜14は、TiW層9、Cu層10、Niからなる強磁性体層15、Cu層11及びTiW層12をこの順に積層して形成する。強磁性体層15の下面は配線層3aの上面よりも低くし、強磁性体層15の上面は配線層3aの下面よりも高くする。これにより、強磁性体層15の下部は配線層3aと同層となる。更に、積層膜14の上面を配線層3aの上面よりも高くし、積層膜14の下面を配線層3aの下面よりも低くする。

【選択図】 図2

認定・付加情報

特許出願の番号 特願2002-183471

受付番号 50200920964

書類名特許願

担当官 第五担当上席 0094

作成日 平成14年 6月25日

<認定情報・付加情報>

【提出日】 平成14年 6月24日

【書類名】 出願人名義変更届(一般承継)

【整理番号】 74112688

【提出日】 平成15年 1月29日

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-183471

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100090158

【弁理士】

【氏名又は名称】 藤巻 正憲

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届に添付のものを援用する。

【物件名】 承継人であることを証明する承継証明書 1

【援用の表示】 平成15年1月23日提出の平成11年特許願第031

184号の出願人名義変更届に添付のものを援用する。

【包括委任状番号】 0216549

【プルーフの要否】 要

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部1753番地

氏 名

NECエレクトロニクス株式会社